# PROGRAMMABLE READ ONLY MEMORY AND ITS WRITING METHOD

Patent number:

JP61292295

**Publication date:** 

1986-12-23

Inventor:

SUZUKI TETSUO

Applicant:

**FUJITSU LTD** 

Classification:

- international:

G11C17/00; G11C17/06

- european:

**Application number:** 


JP19850133836 19850619


Priority number(s):

## **Abstract of JP61292295**

PURPOSE:To prevent the breakdown of a diode or a transistor which constitutes a memory cell and a capacitor for a non-writing memory cell by performing a writing using three or more potentials.

CONSTITUTION: A programmable read-only memory connects a memory cell which consists of a capacitor C connected in series and a diode D or a transistor Q between each word line WL and each bit line BL respectively. When the writing is performed with breaking down the capacitor C, assuming that a selecting word line impression voltage is set as VrS, a selecting bit line impression voltage as VcS, a non-selecting word line impression voltage as VrN, a non-selecting bit line impression voltage VcN, a writing threshold voltage which breaks down the capacitor as VWT and the breakdown voltage of the diode or the transistor as VB, the writing can be performed by the selection of each voltage so as to satisfy expressions (1)-(4). Assuming that VcN=VrS, the writing condition can be satisfied on three voltage levels.





Data supplied from the esp@cenet database - Worldwide

# ⑩ 公 開 特 許 公 報 (A) 昭61-292295

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)12月23日

G 11 C 17/00 17/06 101

6549-5B 6549-5B

審査請求 未請求 発明の数 2 (全6頁)

図発明の名称

プログラマブルリードオンリメモリおよびその書込方法

②特 願 昭60-133836

**29出 願 昭60(1985)6月19日** 

⑫発 明 者 鈴 木 哲 雄

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

⑪出 願 人 富士通株式会社

邳代 理 人 弁理士 松岡 宏四郎

明細書

1. 発明の名称

プログラマブルリードオンリメモリ およびその書込方法

#### 2. 特許請求の範囲

(1) 各ワード線(HL)と各ビット線(BL)間に、直列 接続されたキャパシタ(C)とダイオード(D)もし くはトランジスタ(D)とよりなるメモリセルをそ れぞれ接続してなるメモリセルアレイ(11)と、

該メモリセルアレイに、つぎの関係式 選択ワード線(ML)に印加する電圧をV‐s、 選択ピット線(BL)に印加する電圧をV‐s、 非選択ワード線(ML)に印加する電圧をV‐w、 非選択ピット線(BL)に印加する電圧をV‐w、 キャパシタ(C)を絶縁破壊する、毎込しきい値 電圧をVωτ、

ダイオード(D) もしくはトランジスク(D) の破 壊電圧を V s とすると、

 $- V_R < V_{rs} - V_{cN} < V_{wt}, \cdot \cdot \cdot (2)$ 

 $- V_{8} < V_{rN} < V_{WT}, \cdots$  (3)

 $-V_B < V_{CN} - V_{CN} < V_{WT}$ . · · · (4)

を満足する電圧レベルVrs、Vcs、Vrn、Vcnを 与えるドライバ回路

とを含むことを特徴とするプログラマブルリー ドオンリメモリ。

(2) 各ワード線(WL)と各ビット線(BL)間に、直列接統されたキャパシタ(C)とダイオード(D)もしくはトランジスタ(Q)とよりなるメモリセルをそれぞれ接続してなる読出専用メモリの所定のメモリセルを選択して、該キャパシタ(C)を絶縁破壊して書き込む際に、

選択ワード線(WL) に印加する電圧を V・s、 選択ビット線(BL) に印加する電圧を V・s、 非選択ワード線(WL) に印加する電圧を V・n、 非選択ビット線(BL) に印加する電圧を V・n、 キャパシタ(C) を絶縁破壊する、 審込しきい値 電圧を V・n、

· ダイオード(D)もしくはトランジスタ(Q)の破

壊電圧をV。とすると、

 $V_{WT} \leq V_{rS} - V_{cS}, \cdots \cdots (1)$   $- V_{B} < V_{rS} - V_{cN} < V_{WT}, \cdots (2)$   $- V_{B} < V_{rN} < V_{WT}, \cdots \cdots (3)$   $- V_{B} < V_{rN} - V_{cN} < V_{WT}, \cdots (4)$ 

の関係式を満足して書込を行うことを特徴とする プログラマブルリードオンリメモリの書込方法。 3 (2) 前記の関係式において、

が成立することを特徴とする特許請求の範囲第2 項記載のプログラマブルリードオンリメモリの書 込方法。

#### 3. 発明の詳細な説明

## (概要)

Ġ

ı

BIC-PROM (Breakdown of Insulator for Conduction—Programable Read Only Memory) の書込時に、非費込メモリセルのキャパンタに高電圧が印加されて、これが絶縁破壊を起こすのを防止し、かつメモリセルを構成するダイオードもしくはト

ジスタの破壊を保護する督込方法、書込回路の工夫が必要となってくる。

〔従来の技術と発明が解決しようとする問題点〕 BIC-PROMの構造は本出願人によって提案された 新規の構造のため、その書込方法も新規な方法が 必要となる。

従来のフェーズROM のように、書込を単に高レベルと低レベルの組合せだけで行うのでは、メモリセルを構成するダイオードもしくはトランジスクを破壊し、非書込メモリセルのキャパシタの絶縁破壊を変起こす場合が生ずるので、これらを防止する工夫が必要となる。

### (問題点を解決するための手段)

上記問題点の解決は、各ワード線(ML)と各ビット線(BL)間に、直列接続されたキャパシタ(C)と ダイオード(D)もしくはトランジスタ(Q)とより なるメモリセルをそれぞれ接続してなるメモリセ ルアレイ(11)と、 ランジスタの破壊を防止する電源電圧レベルの組合せを考慮したBIC-PROMおよびその書込方法を提案する。

### 〔産業上の利用分野〕

本発明はメモリセルを構成するダイオードもしくはトランジスタと、非書込メモリセルのキャパシタの破壊を防止するBIC-PROMおよびその書込方法に関する。

BIC-PRONはメモリセルを構成するキャパシタに高電圧を印加して絶縁破壊を起こさせて導通状態にすることにより書込を行うPRONで、書込時間が数μsec と短かく、書込後もダイオードもしくはトランジスタにより論理を構成することが予想される。

しかしながらBIC-PRONを実用化するためには、 非書込メモリセルのキャパシタに高電圧が印加されて、これが絶縁破壊を起こすのを防止し、かつ メモリセルを構成するダイオードもしくはトラン

該メモリセルアレイにつぎの関係式、 選択ワード線(ML)に印加する電圧をVrs、 選択ピット線(BL)に印加する電圧をVcs、 非選択ワード線(ML)に印加する電圧をVrm、 非選択ピット線(BL)に印加する電圧をVcm、 キャパシタ(C)を絶縁破壊する、書込しきい値 電圧をVms、

ダイオード(D)もしくはトランジスタ(Q)の破壊電圧をV。とすると、

$$V_{WT} \leq V_{rs} - V_{cs}, \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (1)$$

$$-V_B < V_{rs} - V_{cN} < V_{WT}, \cdot \cdot \cdot \cdot (2)$$

$$-$$
 V  $_{B}$   $<$  V  $_{FH}$   $-$  V  $_{CH}$   $<$  V  $_{WT}$   $\cdot$   $\cdot$   $\cdot$  (4)

を満足する電圧レベルVrs、Vcs、Vrn、Vcwを 与えるドライバ回路

とを含む本発明によるプログラマブルリードオンリメモリおよび

各ワード線(WL)と各ピット線(BL)間に、直列接 続されたキャパシタ(C)とダイオード(D)もしく はトランジスタ(Q)とよりなるメモリセルをそれ ぞれ接続してなる読出専用メモリの所定のメモリセルを選択して、該キャパシタ(C)を絶縁破壊して書き込む際に、

選択ワード線(ML)に印加する電圧を Vrs、 選択ピット線(BL)に印加する電圧を Vrs、 非選択ワード線(ML)に印加する電圧を Vrs、 非選択ピット線(BL)に印加する電圧を Vrs、 キャパシタ(C)を絶縁破壊する、書込しきい値 電圧を Vrs、

グイオード(D) もしくはトランジスタ(Q)の破壊電圧をV。とすると、

 $V_{ut} \leq V_{rs} - V_{cs}, \cdot \cdot \cdot \cdot \cdot \cdot \cdot (1)$ 

-  $V_B$  <  $V_{rS}$  -  $V_{cN}$  <  $V_{WT}$ ,  $\cdot$   $\cdot$  (2)

 $-V_8 < V_{rN} < V_{wt}, \cdots \cdots (3)$ 

 $-V_{B} < V_{FN} + V_{CN} < V_{WT}. \cdot \cdot \cdot (4)$ 

の関係式を満足して書込を行う本発明による**書込** 方法により達成される。

前記の関係式において、

V c N = V rs.

とすれば、3つの電圧レベルで書込条件を満足で

選択セルでは、 Vω≥Vut,

非選択セルでは、  $- V_B < V_W < V_{MT}$ .
であることが必要となる。

選択ロウ線の電圧をVrs、

選択コラム線の電圧をVcs、

非選択ロウ線の電圧をVょい、

非選択コラム線の電圧をVсゃ

とすると、

(1) 選択セルでは、

Vwr≦ Vrs - Vcs, ·····(1) になるように、Vrs、Vcsを選ぶことにより、書 込を可能とし、

- (2) 非選択セルでは、
  - (2-1) 選択ロウ線上の非選択セルにおいては、 V cn > 0 にして、 .
    - $V_B < V_{PS} V_{CN} < V_{WT}, \cdot \cdot \cdot \cdot (2)$
  - (2-2) 選択コラム線上の非選択セルにおいては、
    - $V_B < V_{FH} < V_{WT}, \cdots \cdots (3)$
  - (2-3) 非選択ロウ線上の非選択セルにおいては、
    - $V_{s} < V_{rH} V_{cH} < V_{WT}, \cdot \cdot \cdot \cdot (4)$

きる。

(作用)

第1図(1)と(2)(3)はそれぞれ本発明の原理を説明するBIC-PROMのメモリセルアレイのブロック図とメモリセルの等価回路図である。

第1図(2)のメモリセルはダイオードD とキャパ シクC を直列に接続してなる例を示し、

第1図(3)のメモリセルはトランジスクQ とキャパシタC を接続してなる例を示す。

図において、ロウ(row) 0 、ロウ 1はワード線WL、コラム(column) 0、コラム 1、コラム 2 はビット線BLを構成し、(00)、(01)、(02)、(10)、(11)、(12)はそれぞれのワード線とビット線間に接続されたメモリセル、0 はダイオード、C はキャパシクである。

いま、メモリセル(00)を選択して、これに書込を行う場合を考える。

書込時にメモリセルに印加される電圧をVω、 ダイオードD の逆耐圧をV。とすると、

になるように、 Vrs、 Vcs、 Vrn、 Vcnを選ぶことにより、 グイオード Dを破壊しないで、かつキャパシタC は絶縁破壊を起こさない。 従って書込は行われない。

以上のように4つの電圧を未知数とする、上記4つの式を満足するように各電圧を選ぶことにより書込を行うことができる。

前記の関係式において、

V cm = V rs.

とすれば、3つの電圧レベルで書込条件を満足できる。

〔寒施例〕

第1図(4)は本発明によるBIC-PROMの構成を示す ブロック図である。

図において、11はBIC-PROMのセルアレイである。 周辺回路はロウデコーダ12、コラムデコーダ13、 読出/書込(R/W) アンプ14、アドレスレジスタ15 よりなる。

ロウデコーダ12、コラムデコーダ13、(R/W)ア

ンプ14は本発明のドライバ回路を含む周辺回路で ある。

アドレスレジスタ15はバス16よりアドレス信号 を受けて、プログラムコントロールを行い、その 出力をロウデコーダ13とコラムデコーダ14へ送る。

(R/W)アンプ14はセルアレイ11のコラム線に接続され、バス16との間でデータの授受を行う。

第2図はBIC-PROMを用いたマイクロコントローラの構成を示すプロック図である。

図において、21はROM で、ここではBIC-PROMを用いる。

22は中央処理装置(CPU) 、23はランダムアクセスメモリ(RAM) 、24は入出力装置(I/O) 、25はバスである。

第3図は本発明を説明するBIC-PROMのメモリセルの構造を示す断面図である。

図のメモリセルは第1図(2)のダイオードとキャパシタを直列に接続してなる例を示す。

図において、1は半導体基板で珪素(Si)基板、 2はn型Si層、3はp型Si層、4は素子分離層で 二酸化珪素(SiO<sub>2</sub>)層、5は高濃度にドープされた 多結晶珪素 (ポリSi)層、6はキャパシタの誘電体層でSiO<sub>2</sub>層、7は配線層兼キャパシタの電極でアルミニウム(AI)層である。

n型Si層 2 とp型Si層 3 で構成されるダイオードと、ポリSi層 5 とSiO<sub>2</sub>層 6 とAi層 7 で構成されるキャパシタとが直列に接続して素子分離層 4 内に形成される。

いま、このような構造を有するメモリセルに書き込む場合について述べる。

Si 0 2 層 6 を例えば 200 A 程度に薄く形成し、キャパシタの両電極 (ポリSi 層 5 と A 1 層 7 ) 間に例えば V w = 14 V を印加し、Si 0 2 層 6 を絶縁破壊して書き込み、プログラムする。

プログラム後にワード線とピット線間に接続されるダイオードの逆耐圧は比較的低く、例えば Va = 8Vとする。

まず、Vcs=0Vとすると、

(1)式より、 14≤ V.s.

つぎに、 Vr:=15V とおくと、

(2)式より、 1 < V cn < 23,

(3) 式より、 -8 < V - x < 14.

(4) 式より、 -8 < V<sub>FN</sub> - V<sub>cN</sub> < 14.

となり、これらの条件を満足する V・x と V en を選択することにより書込を行う。

さらに、Vex=Vrs=15V とおくと、

(4)式より、 7 < Vェn < 29.

となり、例えば  $V_{r,x}=8V$ とすると、この電圧レベルと、  $V_{r,s}=V_{e,x}=15V$  と、  $V_{e,s}=0$  V との 3 つの電圧レベルがあれば、上記の条件を満足することができる。

以上の方法をとることにより、BIC-PRONに対する

書込を行うことができる。

第4図(1)、および(2)は3つ以上の電位を制御するロウ、およびコラムドライバの一例を示す回路 図である。

図において、 $Q_1 \sim Q_{12}$  はNIS トランジスクで、 奇数番の $Q_1$ 、 $Q_2$ 、 $Q_5$ 、 $Q_7$ 、 $Q_9$ 、 $Q_{11}$  ははp チャネ ル型で太線の記号で表し、その他はn チャネル型 である。 電源は15、8、5 V の3種類の電圧レベルを用い、それぞれ図示の記号で区別した。

各ドライバを制御する入力信号は、バスからの アドレスをデコードした信号とデータ信号とより 得られる。

第4図(I)はロウドライバで、Q:とQ:、Q:とQ.、Q.とQ.、

書込時はR/W 信号は低レベル 0 ° で、従って n チャネルのQ。はオフ、n チャネルのQ。は入力に 高レベル 1 ° が入るためオン、p チャネルのQ, は入力に低レベル 0 ° が入るためオンとなる。

このような状態においては、0.2と0.で構成されるインバータは、デコータ出力より入るインバータの入力信号の 0 0 、 1 に応じて、その出力(ロウ線に接続される)は15V 、8 V となり、電圧の切り換えができる。

Q1とQ2、Q0とQ1。で構成されるインバータは通常レベルの5 V より15V に振幅の変換を行う。

読出時は、R/W 信号は高レベル"!"で、nチャネルのQ。はオン、pチャネルのQっはオフで、p

チャネルのQsはゲート・ソース間を短絡して負荷 トランジスタとなり、QzとQeで構成されるインバ ータは通常の5 V レベルの動作を行う。

第4図(2)はコラムドライバで、Q.,, とQ.,, で構成されるCMOSインバータの振幅変換回路である。

デコータ出力より入るインバータの入力信号の "0"、"1"に応じて、その出力(ロウ線に接 続される)は15V、0Vとなり、電圧の切り換え ができる。

## (発明の効果)

以上詳細に説明したように本発明によれば、3個以上の電位を使うことにより、メモリセルを構成するダイオードもしくはトランジスタを破壊しないで、かつ非番込メモリセルのキャパシタの絶縁破壊をを起こすことのないBIC-PROMが得られ、かつその番込を行うことができる。

## 4. 図面の簡単な説明

第1図(1)と(2)(3)はそれぞれ本発明の原理を説明

よりなるビット線、

(00)、(01)、(02)、(10)、(11)、(12) はメモリセル、

- D はダイオード、
- Q はトランジスタ、
- Cはキャパシタ、
- 1は半導体基板でSi基板、
- 2 はn型Si層、
- 3 はp型Si層、
- 4 は素子分離層でSi02層、
- 5 は高速度にドープされたポリSi層、
- 6はキャパシタの誘電体層でSiOz層、
- 7 は配線層兼キャパシタの電極でAI層である。

代理人 弁理士 松岡宏四郎



するBIC-PROMのメモリセルアレイのブロック図と メモリセルの等価回路図、

第1図(4)は本発明によるBIC-PROMの構成を示す プロック図、

第2図はBIC-PROMを用いたマイクロコントロー ラの構成を示すプロック図、

第3図は本発明を説明するBIC-PROMのメモリセルの構造を示す断面図である。

第4図(1)、および(2)は3つ以上の電位を制御するロウ、およびコラムドライバの一例を示す回路図である。

図において、

11はBIC-PROMのセルアレイ、

12はロウデコーダ、

13はコラムデコーグ、


14は R/Mアンプ、


15はアドレスレジスタ、


・16はバス、

WLはロウ O、ロウ 1よりなるワード線、


BLはコラム O、コラム 1、コラム 2








Į)





本発明を説明するメモリセレの断面図 第 3 図

